麒麟9050 Pro量产推动华为旗舰芯片跨层升级

华为已量产首款采用逻辑折叠技术的麒麟9050 Pro。该方案从三维角度协同设计多颗Die，将电路按逻辑关系分层，并通过垂直互连缩短数据传输距离，为旗舰芯片继续提升性能和能效提供新的设计空间。2025年华为研发投入1923亿元，研发费用率为21.8%；2016年至2025年累计投入13820亿元。

长期投入已形成覆盖影像、屏幕、可靠性、定位和声音的技术体系，涉及XMAGE华为睿影、灵珑屏、灵盾防窥屏、昆仑玻璃、玄武架构、天工铰链系统、星迹定位、静谧通话及华为悦彰等技术。

华为还透露，下一代“麒麟2027”芯片已经拿到实物，目前测试结果均符合预期。其演进将围绕逻辑折叠、端侧AI、影像和显示协同展开。

逻辑折叠的核心是跨层布置电路，而不是简单堆叠晶体管。麒麟9050系列采用超过5000万次混合键合和超过500万条有效信号互连；麒麟9050 Pro顶层金属间距为720纳米，混合键合间距为1.5微米。华为认为，两者比例低于3，是实现有效折叠的重要条件。

该设计以“时间缩微”为重点，通过缩短信号传播和计算等待时间改善系统效率。公开数据显示，晶体管密度提升53.5%，但官方没有给出对应的等效制程结论。跨层互连还涉及设计工具、制造流程和协同优化。

相比搭载麒麟9030 Pro的Mate 80 Pro Max，Mate 90 Pro Max搭载麒麟9050 Pro后，CPU主频提升12.7%、性能提升25%，GPU性能提升40%且功耗降低45%，NPU算力提升140%且功耗降低66%。缩短时钟走线和关键路径，也为降低电压、减少功耗创造条件。

以CPU为例，核心与L1、L2缓存之间的电路可分布在上下两层，通过混合键合缩短路径，即使缓存容量不变也可能提升频率。芯片最终采用多少层、配置多大缓存，仍取决于产品需求。

端侧AI方面，麒麟9050系列通过多级存算协同，将活跃专家加载至DDR，其余专家留在Flash，再结合低比特量化，使新增内存占用不到2.5GB即可运行30B MoE模型。Mate 90 Pro Max可在本地完成图库分类和相册建立。AI ISP还引入像素专用NPU，与通用NPU并行处理，相关影像时延控制在16.7毫秒以内，适配4K 60帧视频。

显示方面，第二代灵珑屏由麒麟SoC协助DDIC完成低亮度场景的校准，高亮度时则发挥显示芯片的功耗优势。未来逻辑折叠可能继续缩小键合间距、增加互连并扩展层数，但仍需在性能、功耗、成本、散热和良率之间取舍。华为表示，这一过程需要产业伙伴共同完善工具链、制造和测试，不能由单一企业独立完成。